

Translated from Japanese by the Ralph McElroy Translation Company 910 West Avenue, Austin, Texas 78701 USA




Figure 1(a)

Key:	Α	Delayed Po check timing signal
	<b>T</b>	D'/D 44' ' 1

- B Pi/Po set timing signal
- C Object for testing
- D Pi or Po
- E Po check pin dataF Total error signal
- 32aa Input/output control data memory unit
- 32bb Pi/Po data MEM
- 32cc Po mask data MEM
- 33 Input/output terminal address unit




Figure 1(b)

Key:	1	Scan-in cycle
	2	Data input/output cycle
	3	Scan-out cycle
	1a	Scan-in set clock (CLK)
	1b	Scan-in data (Si)
	1c	Scan address (Sad)
	1d	Scan-out data (So)
	1e	Scan-out check
	1f	Input/output control data (Si/o T)
		Pi/Po data (SiD T)
		Po mask data (Six T)
	1g	Pi/Po pin address (Sad T)
	1h	Pi/Po set timing
	1j	Po check/Po mask (Total error)
	1k	Error set timing (ES)
	11	Delayed Po check timing
	1m	System clock
	1n	Po check pin data (So T)




Figure 2




Figure 3

Key: Si data MEM 21a 21b So data MEM 21c So mask data MEM 22a Si FF address unit 22b SoFF address unit 32a Input/output control data MEM Pi/Po data MEM 32b Po mask data MEM 32c Error signal A В Si/So selection signal  $\mathbf{C}$ Object for testing

D Pi or Po

# JAPANESE PATENT OFFICE PATENT JOURNAL (A)

# KOKAI PATENT APPLICATION NO. SHO 60[1985]-252958

Int. Cl.<sup>4</sup>: G 06 F 11/22 G 01 R 31/28

Sequence Nos. for Office Use: 7343-5B

6740-2G

Filing No.: Sho 59[1984]-109936

Filing Date: May 30, 1984

Publication Date: December 13, 1985

No. of Inventions: 1 (Total of 8 pages)

Examination Request: Not filed

### TEST SYSTEM OF LOGIC CIRCUIT

Inventor: Tsugito Serizawa

Fujitsu, Ltd.

1015 Kamiodanaka, Nakahara-ku,

Kawasaki-shi

Applicant: Fujitsu, Ltd.

1015 Kamiodanaka, Nakahara-ku,

Kawasaki-shi

Agent: Koshiro Matsuoka, patent attorney

[There are no amendments to this patent.]

### Claim

A test system of logic circuits characterized by the following facts: it is a scan in/out test system; the scan in/out test system is composed of a first test control unit, which scans in/out the data bits in each flip-flop circuit of the logic circuit of an object for testing and compares them with first expected data corresponding to the scan-in data, and a second test control unit, which applies other test data to a data input terminal and compares the output data obtained at the data

output terminal with second expected data; this scan in/out test system performs scan in/out data input/output and scan-out, and, according to the comparison results obtained in said two control units, tests the function of the object for testing; said second test control unit has input/output circuit units corresponding to input/output terminals of the object for testing; the input/output circuit units are composed of a means for selecting and applying input data bits during said data input/output operation, a means for receiving output data bits, and a means for comparing the output data bits with expected data; each input/output circuit unit has a control data bit that selects and indicates the input/output operation, a 3-bit parallel register that temporarily stores the input/output expected data bit as well as a mask data bit that indicates valid/invalid of comparison, scan-in flip-flop circuits, three of them as a group, for receiving the various data bits that should be transferred to said register, and a decoding means that selects said flip-flop circuits one by one; in the second test control unit, the following operation is performed: at the scan-in operation timing executed by the first test control unit, the flip-flop circuits, which, three in a group, make the input/output control data, input/output expected data and mask data kept in a separately prepared memory means correspond to said input/output circuit unit by means of a decoding means, are selected one by one for scan-in; upon completion of the scan-in operation of the first test control unit, each data bit of a flip-flop circuit is transferred to said register and applied to the input/output circuit unit, according to the input/output control data in each register, the input/output circuit unit operates, the input data bit is applied to the input terminal of the object for testing, and, at the same time, by means of the comparison means in the input/output circuit unit, the output data bits obtained at the output terminal are compared with the expected data bits; by means of an OR output, a mismatch signal of the comparison result is detected as a total error in the data input/output operation; on the other hand, it is fed back to one circuit of the flip-flop circuits corresponding to the match/mismatch signal in said input/output circuit unit. and is kept there; then, at a scan-out timing of the first test control unit that is executed after that, the decoding means is adopted to perform an address scan operation, so that the feedback hold signal of the flip-flop circuit is sent out, and the output terminal at which the mismatch signal is obtained is identified.

### Detailed explanation of the invention

Industrial application field

This invention pertains to a test system of logic circuits, especially a logic circuit in an intermediate assembly that carries a large-scale integrated circuit (LSI) having a scan-in/out function or plural logic circuit elements or LSIs and having a [logic] function.

In the prior art, digital data processing systems have been made of logic circuits. However, in recent years, with development in semiconductor technology, especially integrated circuit technology, microprocessors (MPUs) and other complicated functions having plural logic circuit elements made of semiconductors assembled in a single package have been realized, and, at the same time, they are provided at low cost and are widely used in many industrial fields for digital control.

The logic circuits form a data processing system, such as a central processing unit (CPU) with an operation function, data holding function and data transfer function realized by a combination of latches, registers, flip-flop circuits (FF) and other sequence circuits prepared by connecting NOR, NAND, and other combination circuit elements as well as plural combination circuits to each other.

In order to improve the reliability and serviceability of said data processing system, the system has parity check, automatic error correction, re-try, self-diagnosis, and other functions. On the other hand, for LSIs and intermediate assemblies, such as printed wiring boards, etc., in order to facilitate normal functioning and to locate problems sites, in a conventional data processing operation, in addition to data input (Pi) to the input terminal and data output (Po) from the output terminal, there is a means for reading (scan-out) data at any position of FFs that form said LSI or intermediate assembly, or for writing (scan-in) data at any position. It is well known that said means has been introduced widely.

### Prior art

Conventional test systems for performing said scan-in/out testing can be roughly classified into a shift register system and an address system. In both systems, operation is executed in the following sequence: [a] scan-in; [b] logic operation by means of Pi/Po; and [c] scan-out.

Figure 2(a) is a diagram illustrating an example of the constitution of an LSI/intermediate assembly as an object for testing having a scan-in/out function using the address system in the prior art and in an application example of this invention.

Figure 2(b) is a diagram illustrating an example of connection of a flip-flop circuit (FF) having a scan-in/out function and as an object unit of scan-in/out. Figure 3 is a block diagram illustrating the test system of a logic circuit using a conventional address system.

Figure 3 is a diagram illustrating the image of a printed wiring board as an example of an intermediate assembly, with object 1 for testing composed of an LSI or plural LSIs. The number n of scan-in/out objects FF<sub>1-n</sub> ranges from tens to thousands. As shown in Figure 2(a), for each FF, as (Si) selecting signal is applied to selector (MPX), the address data (Sad<sub>1-m</sub>) of scan-in FF address unit (22a) of first test control unit (2) applied to decoder (DEC) is selected and output. In company with said Sad<sub>1-m</sub>, N=2m FFs are selected one by one, and, at the same time, data from scan-in data memory unit (Si data MEM) (21a) execute the scan-in cycle set with said selected

FF according to the scan-in set timing signal (CLK) applied to the CLK terminal of object (1) for testing separately.

Here, a single buffer BUFF is shown for sending or receiving from first electrical connecting means (2) to object (1) for testing. However, for Sad<sub>1-m</sub> BUFFs, there are m BUFFs corresponding to m bits.

After the scan-in operation, second test control unit (3) applies test input data (Pi) of input/output expected data memory unit (Pi/Po data MEM) (32b) in parallel to all data input terminals Pi<sub>1-q</sub> of object (1) for testing through input/output circuit unit (IOU) sequencing. At the same time, data are output from input/output control data memory unit (input/output control data MEM) (32a) that holds the input/output selection instruction data, and are sent to the selecting terminal of the tri-state circuit (TSL) of said IOU (31). Also, the outputs obtained from all data output terminals Po<sub>1-r</sub> are applied to exclusive-OR (EOR) through BUFF of IOU (31), and are compared with the data of output expected data memory unit (Po data MEM) (21b). The output is gated by means of mask data from valid/invalid instruction data memory unit (Po mask data MEM) (32c) applied to AND circuit (AND), and a match/mismatch signal in the effective EOR is output.

In Figure 2(a), input terminals Pi<sub>1-q</sub> and output terminals Po<sub>1-r</sub> are shown as dedicated terminals. However, as shown in Figure 3, IOU (31) has a constitution that allows it to cope with input and/or output terminals.

After the test performed using data input/output from Pi/Po data MEM (32b) by means of second test control unit (3), by means of scan-out state (So) selecting signal from scan-out address unit (22b), first test control unit (1) performs scan-out for FF<sub>1-n</sub> of object (1) for testing again through MPX (23) by applying address data (Sad<sub>1-m</sub>). Said scan-out signal (So) is compared with the data of the scan-out expected data memory unit (So data MEM) by means of EOR of said control unit (1), and it is gated by means of mask data of scan-out valid/invalid instruction data memory unit (So mask data MEM) (21c) using AND, and a valid error signal is sent.

### Problems to be solved by the invention

As explained above, the scan-in/out operation is executed in the following cycles: a scan-in cycle by means of serial distribution write of Si data to  $FF_{1-n}$  by means of first test control unit (2), a data input/output cycle to all input/output terminals by means of second test control unit (3), and a scan-out cycle by means of serial read of So data using first test control unit (2).

Here, the operation performed by first test control unit (2) can be realized by means of connection using 4 - 10 or more signal lines. In the scan-in and scan-out cycles, the number of

steps needed corresponds to the number N of FF. On the other hand, in the data input/output operation using second test control unit (3), as few as two steps are enough. As far as the number of connecting lines (39) is concerned, even when those for error signal are excluded, the number of connecting lines (39) between the IOU (31) set in, say, the pin element portion, near object (1) for testing and the other circuits of second test control unit (3) left on the side of the test device main body has to be 3,072 when 1024 input/output terminals exist.

In this case, it is necessary to allot memory regions corresponding to the terminal number to input/output data MEM (32a), Pi/Po data MEM (32b), and Po mask data MEM (32c) beforehand. Consequently, these memory regions may be prepared but become useless.

For the test system and test device taking said LSI or intermediate assembly as a test object, it is preferred that the number of connecting lines be as small as possible, and that the allotment of memory regions be simple in meeting the aforementioned demand for diversified applications. In order to solve the aforementioned problems, this invention provides a test system of logic circuits.

# Means to solve the problems

In order to realize the aforementioned objective, this invention provides a test system of logic circuits characterized by the following facts: it has a second test control unit that has input/output circuit units corresponding to input/output terminals of the object for testing; the input/output circuit units are composed of a means for selecting and applying input data bits during said data input/output operation, a means for receiving output data bits, and a means for comparing the output data bit with expected data; each input/output circuit unit has a control data bit that selects and indicates the input/output operation, a 3-bit parallel register that temporarily stores the input/output expected data bits as well as a mask data bit that indicates valid/invalid of comparison, scan-in flip-flop circuits, three of them as a group, for receiving the various data bits that should be transferred to said register, and a decoding means that selects said flip-flop circuits one by one; in the second test control unit, the following operation is performed: at the scan-in operation timing executed by a first test control unit, the flip-flop circuits, which, three in a group, make the input/output control data, input/output expected data and mask data kept in a separately prepared memory means correspond to said input/output circuit unit by means of a decoding means, are selected one by one for scan-in; upon completion of the scan-in operation of the first test control unit, each data bit of the flip-flop circuit is transferred to said register and applied to the input/output circuit unit, according to the input/output control data in each register, the input/output circuit unit operates, the input data bit is applied to the input terminal of the object for testing, and, at the same time, by means of the comparison means in the input/output circuit unit, the output data bits obtained at the output terminal are compared with the expected

data bits; by means of an OR output, a mismatch signal of the comparison result is detected as a total error in the data input/output operation; on the other hand, it is fed back to one circuits of the flip-flop circuit corresponding to the match/mismatch signal in said input/output circuit unit, and is kept there; then, at a scan-out timing of the first test control unit that is executed after that, the decoding means is adopted to perform an address scan operation, so that the feedback hold signal of the flip-flop circuit is sent out, and the output terminal at which the mismatch signal is obtained is identified.

# Operation

According to this invention, for the signal applied to the data input/output terminals of the object for testing with the second test control unit, instead of direct distribution of the data with lines in a number three times that of the connecting line number corresponding to IOU (31) set on the periphery of the input/output terminals, a scan FF is set for each IOU (31), the necessary data are transferred in series by means of a small number of connecting lines by means of a scan-in system with respect to said FFs, and distribution is performed one by one using a decoding means.

As far as increase in time due to serial transfer is concerned, usually, the number of data input/output terminals is smaller than the number of FFs of the object for testing. Consequently, by executing serial distribution of data using the scan-in system in the second test control unit during the scan-in operation timing of the first test control unit, the test time can be maintained virtually at the same level as that in a conventional test system, and the number of connecting lines of the object for testing can be reduced effectively in this test system.

# Application example

In the following, this invention will be explained in more detail with reference to an application example illustrated by figures.

Figure 1(a) is a block diagram illustrating the test system of the logic circuit in an application example of this invention. Figure 1(b) is a time chart illustrating the operation timing. The same part numbers are adopted to represent the same parts throughout the figures. Consequently, for object (1) for testing and first test control unit (2), the structure is the same as that in the prior art. Also, in second test control unit (3a), the structure of input/output circuit unit IOU (31) is the same as in the prior art.

This application example of the invention differs from the prior art, in which input/output data are directly connected with lines to corresponding IOUs (31) as described in the gist above, in that during the scan-in cycle of first test control unit (2), in second test control unit (3a), too,

distribution is performed one by one by means of decoder (34) using input/output terminal address unit (33) to scan FFs (35a), (35b), (35c) newly set using the scan-in system.

Decoder (34) successively selects scan FF (35a), (35b), (35c) corresponding to IOU (31) according to address signal Sad [1] of input/output terminal address unit (33), and performs scan-in for Si i/o(T) of the input/output control data, SiD(T) of Pi/Po data and Six(T) of Po mask data from input/output control data MEM (32aa), input/output expected data memory unit (Pi/Po data MEM) (32bb), valid/invalid instruction data memory unit (Po mask data MEM) (32cc), respectively. Also, in this timing, selector (MPX) (37) selects Six(T). In the time chart shown in Figure 1(b), this [timing] is indicated by [1f], [1g].

Usually, the input/output terminal number is smaller than the FF number of the object of scan-in of object (1) for testing. Set timing CLK (T) in the various data to FF (35a)-(35c) is shared with scan-in set timing (CLK) in first test control unit (2), that is, [1g] shown in Figure 1(b). As a result, scan-in of second test control unit (3) comes to an end before that of first test control unit (2).

The system is in standby state until completion of scan-in of first test control unit (2). Upon completion of said scan-in, according to [1b], a Pi/Po set timing signal is applied to all of registers (36a)-(36c), and the data of scan FFs (35a)-(35c) are all transferred to said register. In this case, for register (36a) set at, say, "1" with input instructed with Si i/o(T), TSL is turned ON, and input data item SiD(T) set in register (36b) is applied to input terminal Pi of object (1) for testing at [1i]\*.

Consequently, in company with delay in the internal logic circuit of object (1) for testing, the output data of object (1) for testing are obtained at output terminal Po, and are applied through BUFF of IOU (31) to EOR. At this time, in register (36b) corresponding to another register (36a) set at "0" so as to assign output at Si i/o(T), output expected data Po from Pi/Po data MEM (32bb) is obtained from scan FF (35b) at register (36b) at the preceding [1h] Pi/Po set timing. Also, in a similar way, Six(T) from Po mask data MEM (32cc) is set in register (36c). Consequently, the output data of object (1) for testing are compared with output expected data Po in EOR, and, by means of AND, a match/mismatch signal that is gated as the valid signal by means of Six(T) is output.

Said match/mismatch signal has a constitution such that OR is obtained on the output side of BUFF that is connected in tandem to the signal. If there is a mismatch signal, the signal is detected as a total error signal at [1k].

<sup>[</sup>Due to the nature of the copy provided, step numbers in Figure 1(b) herein are best guesses.]

On the other hand, said AND output with mismatch signal obtained is input to the corresponding MPX (37). At this time, error set timing (Es) delayed by delay circuit (DL) (37) is applied to MPX (37) at [1h], and the mismatch signal is set in FF (35c).

At this time, [1m] system clock is applied, and first test control unit (2) executes the scan-out cycle. Once again,  $Sad_{1-m}$  are sent one by one from SoFF address unit (22b), the contents of  $FF_{1-n}$  in object (1) for testing are read out one by one, and [1e] scan-out check is carried out in a comparison checking/mask operation in the same way as in the prior art.

In second test control unit (3), during execution of the scan-out cycle using first test control unit (2), by means of decoder (34), output terminal address unit (33) successively scans out scan FFs (35a)-(35c), and outputs Po check pin data So(T) by means of [1n], and IOU (31) that sends out a mismatch signal from AND, that is, the output terminal, is identified.

As explained above, in second test control unit (3), around the data input/output cycle at timing of scan-in/out of various data to scan FFs (35a)-(35c), treatment is performed during the scan-in/out period using first test control unit (2). Consequently, the test time in the data input/output cycle of second test control unit (3) is the same as that in the prior art, and, in a test time as short as that in the prior art, testing can be executed by means of scan-in/out of object (1) for testing.

Also, compared with the prior art, the number of connecting lines for input/output data to object (1) for testing can be reduced because connecting lines (39) in the prior art are replaced with scan-in connecting lines (39a) to scan FFs (35a)-(35c). For example, while the number of connecting lines (39) in the prior art is 1,024 lines x 3 = 3,072 lines, in this invention, the number of connecting lines (39a) is reduced to 3, and, together with the 10 lines due to  $1,024 = 2^{10}$  from decoder (34) and 3 timing signal lines, there are only 16 lines. That is, in the region of second test control unit (2) [sic; (3)] where a long path is needed, the number of connecting lines can be reduced significantly.

Also, the data stored in input/output control data MEM (32aa), Pi/Po data MEM (32bb) and Po mask data MEM (32cc) can be output in series with a single output means according to the scan-in/out sequence. Consequently, there is no need to set 1,024 circuits in each single output means of the data, and the memory region can be used at high efficiency. This is a secondary effect. In the above, explanation has been provided with respect to scan-in/out using an address system. However, the test also can be carried out in the same way by means of scan-in/out of object (1) for testing with said first and/or second test control units composed of other shift register systems.

### Effect of the invention

As explained above, according to this invention, compared with the prior art, in which the data input/output operation is carried out with the input/output terminals of the object for testing, in this invention, without any increase in the test time, the number of connecting lines can be reduced significantly, and the test system for logic circuits of this invention can handle variety of objects for testing easily and at high efficiency.

# Brief description of the figures

Figure 1(a) is a block diagram illustrating the test system for logic circuits in an application example of this invention. Figure 1(b) is a time chart illustrating the operation timing. Figure 2(a) is a diagram illustrating an example of the constitution of the object for testing in the application example of this invention. Figure 2(b) is a diagram illustrating an example of connection of a flip-flop circuit (FF) having scan-in/out function. Figure 3 is a block diagram illustrating the test system for logic circuits by means of an address system in the prior art.

1	Object for testing
2	First test control unit
3, 3a	Second test control unit
21a	Scan-in data memory unit (Si data MEM)
21b	Scan-out expected data memory unit (So data MEM)
21c	Valid/invalid instruction data memory unit (So mask data MEM)
22a	Scan-in FF address unit
22b	Scan-out FF address unit
23	Selector (MPX)
31	Input/output circuit unit (IOU)
32a	Input/output control data memory unit
32b	Input/output expected data memory unit (Pi/Po data MEM)
32c	Valid/invalid instruction data memory unit (Po mask data MEM)
33	Input/output terminal address unit
34	Decoder
35a-35c	Scan-in FF
36a-36c	Register
37	Selector (MPX)
39, 39a	Connecting line



# RALPH McElroy Translation Company

EXCELLENCE WITH A SENSE OF URGENCY®

April 3, 2003

Re:

844-92663

To Whom It May Concern:

This is to certify that a professional translator on our staff who is skilled in the Japanese language translated the enclosed Japanese Kokai Patent Application No. Sho 60[1985]-252958 from Japanese into English.

We certify that the attached English translation conforms essentially to the original Japanese language.

Operations Manager

Subscribed and sworn to before me this Delinday of


My Commission Expires December 08, 2003

**Notary Public** 

My commission expires: December 8, 2003

sales@mcelroytranslation.com www.mcelroytranslation.com

(512) 472-6753 1-800-531-9977





# jp60252558a.pdf

9日本国特許庁(JP)

⑩特許出願公開

# 母公開特許公報(A)

昭60-252958

@Int\_Cl\_4

識別記号

庁内整理番号

每公開 昭和60年(1985)12月13日

G 06 F 11/22 G 01 R 31/28

7343-5B 6740-2G

審査請求 未請求 発明の数 1 (全8頁)

**劉発明の名称** 論理回路の試験方式

②特 関 昭59-109936

❷出 願 昭59(1984)5月30日

砂発明者 芹沢 亜人

川崎市中原区上小田中1015番地 富士通株式会社内

⑪出 願 人 富士通株式会社 川崎市中原区上小田中1015番地

砂代 理 人 弁理士 松岡 宏四郎

明 細 書

1. 発明の名称 輸理回路の試験方式

### 2. 特許請求の範囲

被試験体の論理回路における各フリップフロッ ブ国路にデータピットをスキャンイン/アウトレ スキャンインデータに対応する第1の期待値デー タと、照合する第1の試験制御部と、データ入力 端子に他の試験データを印加しデータ出力端子に 得られる出力データを第2の期待値データと比較 する角2の試験飼御部よりなり、スキャンイン . データ入出力ならびにスキャンアウトを実行して 両側部の得られる比較結果により被試験体化な ける機能を試験するスキャンイン/アクト試験システ ムにあって、数第2試験制御部は前記データ入出 力動作時に醸し入力データビットを選択印加する 手段、出力アータピットを受信する手段ならびん 出力データビットを期待値データビットと比較す る手段よりなる入出力回路ユニットを被試験体の 入出力増子に対応して其償し、飲入出力回路ユニ

ラト毎に入力または出力動作を選択指示する制御 データピット、入力または出力期待値データピッ トならびに照合比較の有効/無効を指示するマス クデータピットを一時保持する3ピット並列レジ スタ、紋レジスタに転送すべき各データビットを 受信する3個1組のスキャンインフリップフロッ プ回路および飲フリップフロップ回路を逐一選択 するデ・コード手段を具備してなり、第2試験制 御部は第1 試験制御部の実行するスキャンイン動 作タイミングにおいて、別途偏えた記憶手段に保 特する入出力制御データ、入力または出力期待値 データならびにマスクデータをそれぞれデコード 手段により前記入出力回路ユニットに対応する3 個1組のフリップフロップ回路を逐一選択せしめ てスキャンインし、第1試験制御部のスキャンイ ン動作終了に伴い放フリップフロップ回路の各デ ータピットを放レジスタに転送して入出力回路ユ ニットに印加せしめ各レジスタにおける入出力制 御データに従い入出力回路ユニットをして入力デ ーダビットを被試験体の入力増子に印加すると共

に、出力落子に得られる出力データビットを入出 カ回路ユニットにおける該比較手段により期待 データビットと比較し、その照合結果の不一対ける 時理和出力によりデータ入出力動作における トータルエラーとして検出せしめる一方、は 対の路ユニットにおける一致に の1回路ユニットにおける一致に の2リップフロップ の311 をは はしめ、引き続き実行する第11 試験制御部の で1カしめるアドレススキャン動作により で行わしめるアドレススキャン動作により で行わしめるアドレススキャン動作により で行わしめるアドレススキャン動作により で行わしめるアドレススキャン動作により で行わしめるアドレススキャン動作により で行うした。 で行うした。 で行うにより で行うした。 で行うにより でである。 では、 ででは、 ででできる。 ででは、 ででは、 でできる。 では、 でできる。 では、 では、 では、 でできる。 では、 でできる。 では、 でできる。 では、 でできる。 でできる。 では、 でできる。 ででできる。 でできる。 でできる。 でできる。 ででできる。 でできる。 ででできる。 でできる。 でできる。 でできる。 

#### 3. 発明の静細な説明

• . .

### 〔魔薬上の利用分野〕

本発明は論理回路とりわけスキャンイン/Tクト機能を有する高集積回路素子(LSI)あるいは 複数の論理回路素子ないしは LSI を塔載し筋機 能を備えた中間実装体における論理回路の試験方 式に関する。

を容易にするため、通常のデータ処理動作におけるそれ等の入力増子よりのデータ入力(Pi)または出力増子よりのデータ出力(Po)とは別に、該 LSIあるいは中間実装体を構成するFFの任意 位置におけるデータを読出す(スキャンアクト) または任産位置にデータを書込む(スキャンイン 手段が広く導入されていることは周知の通りである。

#### 〔従来の技術〕

従来より上配スキャンイン/アウトによる試験 方法はシフトレジスタ方式とアドレス方式に大別 され、何れの場合ものスキャンイン、@Pi/Po による論理動作、②スキャンアウトの順で実行さ れる。

第2的(a)に従来および本発明の一実施例におけるアドレス方式によるスキャンイン/アウト機能を備えた被試験体となるLSI/中間実装体の構成例図。

第2800)にそのスキャイン/アウトの対象単位 となるスキャンイン/アクト機能を有するフリッ 従来よりデンタルデータ処理システムは時理同 路によって構成するが近年半導体等に集段化技術 の発達に伴い、半導体による多数の論理回路業子 を例えばマイクロブロセッサ (MPU)のような複雑 な機能を1パッケージに実現すると共に低コストで提 供されるようになり、多くの産業分野においてデ ジタル制御機能として広く利用されるようになっ た。

論理回路は機能的にはノア、ナンドのような組合せ回路業子と複数の組合せ回路を相互に接触して得るラッチ、レジスタ、フリップフロップ回路(FF)のような順序回路を組合せて実現する演算機能、データ保持ならびにデータ転送機能を集不成して中央処理装置(CPU)のようなデータ処理システムを構成する。

これ等のデータ処理システムはその信頼性、保守性を向上せしめるため、パリティチェック、自動設訂正、再試行、自己診断等の機能を備える一方、 LSI あるいは中間実装体例えば印刷配線板等における機能の正常性あるいは故障位置の指摘

プフロップ回路(FF)の接統例図および第3図 は従来におけるアドレス方式による論理回路の試 験方式によるブロック図を示す。

ここで第1 飲験制御部2 より複試験体1 化送出または受信するための各パッファ BUFFは単数と

持聞昭60-252958(3)

して示したが Sadi〜m 図の BUFF だついてはm ピットに対応するm 個の BUFF だより構成されて いるものとする。

このスキャンイン動作の後第2 試験制御部3は 被試験体1の全データ入力端子Piiへgに対し入 出力回路ユニット(IOU)列を介し入力または出 力期待値データ記憶部 ( Pi/Po データ MEM)32b の試験入力データ(Pi)を並列に印加すると共に 入力または出力の選択指示アータを保持する入出 力制御データ配貨部(入出力制御データMEM)32a より送出せしめて鉄IOU31のトライステート回 賂(TSL)の選択端子に送出すると共に、 全デ ータ出力端子 Poi~r に得られる出力を IOU3 i のBUFFを介しその排他的論理和回路(EOR)に 印加し出力期待値データ配憶部(PoデータMEM) 21b のデータと比較してその出力をアンド回路 (AND)に印加する有効/無効指示データ記憶部 (PoマスクデータMEM)32cよりのマスクデ ータによりゲートして有効な EOR における ―故 /不一 致信号を送出せしめる。

尚第2図(a)における入力増子Pii~q ならびに 出力増子Poi~r はそれぞれ専用増子として表示 したが、第3図に示すIOU31は入力または/ および出力増子の何れにも対応出来るよう構成さ れているものとする。

このように第2試験制製部3KよるPI/PoデータMEM32bからのデータ入出力Kよる試験の後、第1試験制御部1は被試験体1のFFI~nを再びスキャンアウトアドレス部22bよりスキャンアウト状態(So)選択信号KよるMPX23を介し、アドレスデータ(Sadi~m)の印加Kよりスキャンアウトして設スキャンアウン倩号(So)を設制御部1のEgg Kよりスキャンアウト期待値データ紀値部(SoデータMEM)のデータと比較しAND Kよりスキャンアウト有効/無効指示データ記憶部(SoマスクデータMEM)21cのマスクデータKよりゲートとして有効エラー信号を送付せしめる。

[発明が解決しようとする問題点]

以上のようにスキャンイン/アウト動作は無1

ここで第1試験制御部2代よる動作は4~10数本の信号線化よる接続で済むがスキャンインおよびスキャンアウトサイクル化おいてそれぞれFFの数NK匹敵するステップ数だけ要し、逆に第2試験制御部3化よるデータ入出力動作は2ステップ程度の少ステップが済むがその級税線39の数はエラー信号用を除いても被試験体1化近接する例えばピンエレメント部分化設度するIOU31と試験装置本体側に残る第2試験制御部3の他回路との接続線39の本数は例えば入出力端子数が1024本存在すれば3.072本をも必要とする欠点を有していた。

このことは入出力関傳データ MEM 3 2 m .P!/ Po データ MEM 3 2 b. Po マスクデータMEM32c にも増子数に対応して予め配復領域を割付ける必要があるためこれ等の配復領域が場合によっては 無駄に準備される場合も存在する。

このようなLSIや中間実装体を試験対象とする試験方式や試験装置ではこれ等の多様化に対して接続器数が出来るだけ少くで済み、配賃領域の関付け簡単なことが望ましい。本発明は以上の問題点を解決する論理回路の試験方式を提供しようとするものである。

### [ 問題点を解決するための手段]

この目的は、該第2試験制御部は前記データ入出力動作時に限し入力データビットを選択印加する手段、出力データビットを受信する手段ならびに出力データビットを期待値データビットと比較する手段よりなる入出力回路ユニットを被試験はの入出力選子に対応して具備し、該入出力回路ユニットをに入力または出力動作を選択指示する制御データビット、入力または出力制件値データビットならびに限合比較の有効/無効を招示するマスクデータビットを一時保持する3ビット並列レ

特開昭60-252958(4)

ジスダ、彼レジスタに転送すべき各データピット を受信する3個1組のスキャンインフリップフロ ップ回路および鉄フリップフロップ回路を逐一遍 択するデ・コード手段を具備してなり、第2試験 制御部は第1試験制御部の実行するスキャンイン 動作タイミングにおいて、別途偏之た記憶手段に 保持する入出力制御データ、入力または出力期待 僕データならびにマスクデータをそれぞれデコー ド手段により前配入出力回路ユニットに対応する 3個1組のフリップフロップ回路を逐一選択せし めてスキャンインし、第1試験制御部のスキャン イン動作終了に伴い該フリップフロップ回路の各 データビットを放レジスタに転送して、入出力回 賂ユニットに印加せしめ、各レジスタにおける入 出力制御データに従い入出力回路ユニットをして 入力データビットを被試験体の入力端子に印加す ると共化、出力端子に得られる出力データピット を入出力回路ユニットにおける紋比較手段により 期待値データビットと比較し、その風合硝栗の不 一致信号を論理和出力によりデータ入出力動作に

• . .

おけるトータルエラーとして検出せしめる一万、 飲入出力回路ユニットにおける不一致信号を対応 するフリップフロップ回路の1回路に帰還して保 特せしめ、引税き実行する第1試験制御部のスキャンアウトタイミングにおいてデコード手段をし て行わしめるアドレススキャン動作により該フリップフロップ回路の帰還保持信号を送出せしめ不 一致信号が得られた出力端子を練別する本発明を 提供することによって連成される。

### (作用)

本発明によれば第2試験制御部による被試験体のデータ入出力端子に印加する信号を入出力端子 周辺に設けた IOU31 に対応する接続線数の3 倍によって直接データを分配していたのに代り、 該 IOU31 毎にスキャンドドを設け該ドドに対 しスキャンイン方式によって必要データを少数接 続線によって直列に伝送してデコード手段により 逐一分配する。

直列伝送による時間の増加は通常データ入出力 増子数く被試験体の FF 数 であるところから第 1

試験制御部のスキャンイン効作タイミング中に第 2 試験制御部における放スキャンイン方式による データの面列分配を実行することによって実質的 な試験時間は従来の試験方式と変りないレベルに 維持しつ 5 被試験体との接続機数を効果的に削破 する試験方式を得ようとするものである。

以下図面を参照しつい本発明の一実施例により 叙明する。

〔実施例〕

第1 図GIは本発明の一実施例における 粉理 図路 の試験方式による ブロック 図および 第1 図 IDIはその 動作タイミングを示すタイムチャートである。 全図を通じて同一符号は同一の対象物を示す。 従って被試験体」および 第1 試験 割御部 2 については 従来と定りなく、また 第2 試験 割御部 3 a においても入出力 回路ユニット IOU 3 1 は従来と 変りない。

本発明の一実施例では前項の摂旨に述べたよう に従来各入出力端子即ち対応する【OU31毎 に 入出力するデータを直接袋説貌によっていたのに 対して、第1 試験制御部2のスキャンインサイクル中に第2 試験制御部3 a においてもスキャンイン方式により新たに設けたスキャンFF 35a.b.c に対し入出力増子アドレス部33によりデコーダ34を介して遅一分配する点が異なる。

デコーダ34は入出力増子アドレス部33のアドレス信号Sad ①K従いIOU3I K対応するスキャンFF35a,b,cを遅一選択して入出力制御データMEM32aa,入力または出力期待値データ配値部(Pi/PoデータMEM)32bb,有効/無効指示データ配値部(PoマスクデータMEM)32ccからの入出力制御データのSii/off.
Pi/PoデータのSiDff およびPoマスクデータのSixff をスキャンインする。尚暑択器(MPXO37はこのタイミングKおいてはSixffを選択している。第1800)のタイムチャートとでは①、②である。

通常入出力端子数<被飲験体1のスキャンイン 対象のFF 数であり、FF35a~cへの各データ におけるセットタイミングCLKITを第1飲練割

特別昭 60-252958(長)

即部2 代おけるスキャンインセット タイミング (CLK) 即ち第1 協のIの() と共通化すれば第2 試験制御部3 のスキャンインは第1 試験制御部2 化比較して短時間に終了する。

٠.,,

第1試験制御部2のスキャンイン終了を特徴し、 その終了に伴ってOKよりPi/Poセットタイミング信号を全レジスタ362~cm印加しスキャンFP 35a~cのデータを破レジスタに一斉に転送する。 ここでSi i/o II) によって入力を指示する例えば "1"が設定されていたレジスタ36a は TSL を オンとしてレジスタ36b に設定されていた入力 データ Si DIIIがII) によって被試験体1の入力端子 Pi に印加される。

使って被試験体1の内部論理回路化おける遅低を伴うか被試験体1の出力データが出力端子Po 化得られIOU31の BUFF を介しEOR 化印加される。この時Si i/o (T)において出力を指定するよう。0。が成定されていた他のレジスタ36a に対応するレジスタ36bにはPi/PoデータMEM 32bbからの出力期待値データPoがスキャン FF35bから先の®Pi/Poセットタイミング でレジスタ36bに得られており、且レジス936c には同様にPoマスクデータMEM32ccからの Six(TIがセットされているので、被試験体1の出 カデータはEORにおいて出力期待値データ Po と既合され、ANDにおいてSix(TIにより有効信 号としてゲートされた一致、不一致信号が出力さ れる。

該一致、不一致信号はその信号を凝绕するBUTP 出力側で簡和和が得られるよう構成されており不 一致信号があればトータルエラー信号として⑪の ように依出される。

一方不一致信号が得られた波 AND 出力は対応 するMPX37 に入力される。この時選延回路(DL) 37により選帳されたエラーセットタイミング(Es) がMPX37に旬のように印加されており不一致 信号はFF35cにセットされる。

この時点でロシステムクロックが印加されて第 i 試験制御部2はスキャンアクトサイクルを実行 し、再びSoFFアドレス部22bよりSad:~m

が返一送付されて被試験体1 KおけるFFI~nの 内容が逐一続出され従来同様比較照合/マスク動作により①スキャンプウトチェックを実行する。

第2 試験制御部3 Kおいては割1 試験制御部2 Kよるスキャンアクトサイクルの実行中に再び入出力端子アドレス部3 3はデコーダ3 4 を介しスキャンFF35a~cを巡ースキャンアクトして倒による Po チェックピンデータ So Mを送出せしめ不一致信号が AND より送出された IOU31 即ち出力端子を練別する。

以上のように第2 試験制御部3 における各データをスキャン FF 35 2~c にスキャンイン/Tのトするタイミングとしてデータ入出力サイクルの 動優における第1 試験制御部2 によるスキャンイン/Tのトサイクル期間中に処理するので第2 試験制御部3のデータ入出力サイクルにおける試験 時間は従来と変りなく従来と通色ない試験時間に おいて複試験体1のスキャンイン/Tのトによる 試験を実行することが出来る。

しかも従来に比較して被試験体』への入出力デ

ータの接続額数が従来の接続額39からスキャン FF35a~cへのスキャンイン用接続額39aに 電換えられるので、例えば従来の接続額39は前 述の1.024本×3=3,072本から接続額39aの 3本に開放され、デコーダ34からの1.024 = 2<sup>10</sup>による10本ならびにタイミング信号額3本 を加えた合計16本となり、第2試験制御部2に おける長純路を必要とする送前における後続額数 を大概に縮小することが出来る。

また入出力割得データMEM32aa,Pi/PoデータMEM32bbならびにPoマスクテータMEM32ccに審積するデータもスキャンイン/アクト順に従って1出力手段から運列に送出出来れば良いのでデータの出力手段も各々1024 回路 設ける必要もなくその配賃領収も効率的に利用出来る2次的な効果が得られる。尚以上はアドレス方式によるスキャンイン/アクトによって説明したが第1または/および第2試験割過部を他のシフトレジスタ方式によって構成し被試験体1のスキャンイン/アクトによる試験を同様に実現するこ

# 特開昭60-252958(6)

とは明白である。

### (発明の効果)

以上説明したように本発明によれば従来被試験体の入出力増子を対象とするデータ入出力動作のためその試験時間を従来に比較して増加せしめることなく接続線板を大幅に縮小して被試験体の多様性に対し対応が容易な効率の良い論理回路の試験方式を提供することが出来る。

### 4. 韓面の簡単な説明


第1 図(a)は本発明の一実施例における論理回路の試験方式によるブロック図、第1 図(b)はその動作タイミングを示すタイムチャート、第2 図(a)は従来および本発明の一実施例における被試験体の構成例図、第2 図(b)はそのスキャンイン/ アウト 般能を有するフリップフロップ回路 (FF)の接続例図、および第3 図は従来におけるアドレス方式による論理回路の試験方式によるブロック図を示す。図において、1 は被試験体、2 は第1 試験制御部、3,3 a は第2 試験制御部、2 1 a はスキャンインデータ配置部(SiデータMEM)、21 b

はスキャンアウト期待値データ配徳部(Soデータ MEM)、21 cは有効/無効指示データ 配徳部(SoマスクデータMEM)、22 aはスキャンイン FFTドレス部、22 bはスキャンアウト FFTドレス部、23は選択器(MPX)、31は 入出力回路ユニット(IOU)、32 aは入出力制御データ配億部、32 bは入力または出力期待値データ配億部(Pi/PoデータMEM)、32 cは有効/無効指示データ配億部(PoマスクデータMEM)、33は入出力端子下ドレス部、34はデコーダ、35 a~cはスキャンイン FF、36 a~cはレジスタ、37は選択器(MPX)、および39,39aは接続線である。

代理人 弁理士 松 岡 宏図郎







**第 1 図** 

.

(b)

